Stage – mise en place d’un environnement de vérification FPGA/ASIC/ SOC avec la méthodologie UVM
En décidant de construire l’identité de la société autour de l’expertise et l’envie du défi technique de leur équipe, nos deux dirigeants ont embarqué avec eux…
